HBM4 베이스 다이 개발·양산 기여
최정민 삼성전자 파운드리사업부 기술개발실 PL이 고대역폭메모리(HBM4) 베이스 다이 경쟁력을 높인 4나노 초저전력 공정 기술 개발 성과를 인정받아 ‘대한민국 엔지니어상’을 수상했다.
23일 삼성전자에 따르면 최 PL은 3차원 구조 트랜지스터인 핀펫(FinFET) 기반 4나노 초저전력 반도체 공정을 개발한 공로로 지난 3월 대한민국 엔지니어상을 받았다. 이 상은 과학기술정보통신부가 주최하고 한국산업기술진흥협회가 주관하는 우수 공학자 포상 제도다.
최 PL이 개발한 기술의 핵심은 반도체 전력 소모를 줄이면서 성능을 높이는 것이다. 인공지능(AI) 기술 확산으로 반도체 전력 효율의 중요성이 커지는 가운데, 그는 반도체가 소비하는 전력과 비례하는 정전용량을 낮추는 데 집중했다.
핀펫의 높이를 낮추고 소자 내부를 연결하는 컨택(Contact)의 폭을 줄여 전하 저장량을 낮추는 방식이다. 다양한 컨택 구조의 공정과 레이아웃을 최적화해 전력 소모를 줄이는 동시에 성능을 개선했으며, 해당 기술은 양산 제품에도 적용됐다.
특히 4나노 초저전력 공정은 HBM4 베이스 다이 개발과 양산에 활용됐다. HBM 베이스 다이는 적층된 D램을 그래픽처리장치(GPU)와 AI 가속기 등에 연결해 데이터와 전원, 제어 신호를 관리하는 칩이다.
최 PL은 “4나노 초저전력 공정 기술을 선제적으로 도입해 HBM4 베이스 다이 개발 및 양산화에 기여했다”며 “4나노 초저전력 고성능 기술을 통해 데이터 처리 속도를 높일 수 있었다”고 말했다.
최 PL은 2001년 삼성전자 메모리사업부에 입사해 8년간 고속 SRAM 제품 개발과 양산 업무를 맡았다. 2008년 말 파운드리사업부로 이동한 뒤 45나노부터 현재의 4나노까지 다양한 로직 제품의 공정 개발과 양산을 담당해 왔다.
4나노 공정 개발 과정은 순탄치 않았다. 초기 단계에서 수차례 실험했지만 원하는 결과가 나오지 않자 압력과 온도, 설비 출력, 가스 유량 등 기본적인 공정 변수부터 다시 점검했다. 이를 통해 문제 해결의 실마리를 찾았다.
최 PL은 업무 노트에 다섯 가지 이상의 예상 현상을 적어 검증하는 ‘1+1=5’ 습관도 소개했다. 서로 다른 공정이 만나면 여러 상호작용이 나타날 수 있는 만큼 긍정적·부정적 현상을 미리 예상하고 검증하는 방식이다.
그는 “반도체 공정은 다양한 상호작용을 얼마나 잘 이해하고 있는지가 중요하다”며 “미리 예상해 검증하는 과정을 거칠수록 업무 능률과 기술에 대한 이해도를 높일 수 있었다”고 설명했다.
이어 “이번 수상은 개인의 성과라기보다 함께 고민하고 도전해 온 팀원 모두가 받은 뜻깊은 상”이라며 “AI 시대를 이끄는 핵심에는 반도체 공정 기술이 있다고 생각한다”고 말했다.
